Учебное пособие для преподавателей и студентов средних профессиональных учебных заведений по специальности 230101 «Вычислительные машины, комплексы системы и сети»



страница2/17
Дата22.06.2019
Размер3.46 Mb.
ТипУчебное пособие
1   2   3   4   5   6   7   8   9   ...   17

1.3 Конструкция и аппаратный состав IBM PC
Базовый комплект персонального компьютера включает в себя три блока:

- системный блок,

- клавиатуру,

- видеодисплей.

По конструкции системные блоки (SU – SystemUnit) могут быть:

- настольные (Desk Top),

- напольные (Desk Size),

- вертикальные (Tower),

- переносные (Lap Top, Brief-Case-Size),

- миниатюрные (Book-Size, Pocket, Hand-Held, Note-Book).

Системный блок (SU) всегда содержит:

- системную плату (SB – System Board), объединяющую вокруг локальной шины (LB) микропроцессора все электронные компоненты подсистем и периферийных устройств ввода-вывода,

- импульсный блок питания (Power Supply),

- устройства подсистемы внешних запоминающих устройств (ВЗУ),

- систему принудительного охлаждения (вентиляции),

- набор карт адаптеров УВВ (I/O Card Adapter), устанавливаемых в разъемах расширения системной шины, но в некоторых типах РС адаптеры УВВ могут быть установлены и прямо на SB.

ПЭВМ на базе CPU i386 могут быть организованы по следующим архитектурным стандартам:

Архитектура AT BUS (имеющая и другое обозначение: ISA – Industry Standard Architecture).

AT BUS имеет большую армию производителей клонов IBM PC/AT, использующих, для индустрии ПЭВМ среднего класса, отлаженные технологические линии производства всех компонент ПЭВМ. Рынок ПЭВМ был быстро освоен копировщиками клонов, благодаря принципам модульности, унификации, открытости архитектуры, способности к модернизации и сравнительной дешевизне ПЭМВ, при хороших потребительских показателях подсистем оборудования. Данная архитектура предполагает, для развертывания подсистемы ввода-вывода, наличие на SB группы из трех типов разъемов, дополняющих друг друга. Первый из них – 62-контактный, практически полностью перенесенный из клона IBM XT. Второй разъем – 36-контактный, дополняющий первый по линиям адреса до 24, данных – до 16, в нем имеются также дополнительные линии подсистем ПДП и прерываний. Третий разъем не стандартизован. Он может быть представлен различными вариантами расширений до 32-битовых линий данных, при установке дополнительной памяти, либо спецификацией локальной шины VL BUS (предложена ассоциацией по стандартизации в области видео электроники VESA).

Архитектура MCA (Micro Channel Architecture).

Эта шина предназначается для высокопроизводительных высокоскоростных систем. Организация обмена по 32-битовой шине варьируется различными способами информационного обмена, наиболее скоростной из которых – пакетный. Система имеет большой резерв для усовершенствования, и нашла применение в технологических линиях производства PS/2 и Power Station Server, фирмы IBM. Наряду с многочисленными достоинствами архитектуры, в МСА имеется ряд существенных недостатков. Например, далеко не все типы карт расширения для подключения УВВ можно установить в разъемы МСА, логический и физический интерфейс не совместимы с архитектурой ISA, и ряд других ограничений.



Архитектура EISA (Extended ISA).

Это усовершенствованная шина АТ BUS. Группа основных производителей клона IBM PC (кроме фирмы IBM), с целью создания шины, конкурентоспособной шине МСА, разработала свою архитектуру шины – EISA. Эта шина, в отличие от MCA, совместима с AT BUS и, вместе с тем, тоже способна работать в высокоскоростных мультипроцессорных системах. Многократные тестирования, проведенные независимыми экспертами, в итоге не позволили выявить шину-лидера в споре МСА с EISA, но отечественные пользователи предпочитают последнюю. Впрочем, в современных моделях ПЭВМ используются, наравне с шиной EISA, и более новые стандарты шин, такие как PCI и USB. В большинстве системных плат современных РС все же оставляют 2-3 разъема с архитектурой EISA, для возможности подключения карт адаптеров старых моделей.



Контрольные вопросы.

1. Какие блоки обязательно входят в минимальный базовый комплект РС?

2. Как различаются РС по конструктивному исполнению?

3. Какие функциональные устройства должен содержать системный блок?

4. По каким архитектурным стандартам может быть организована ПЭВМ на базе CPU i386?

5. В чем достоинства и недостатки архитектуры ISA?

6. Почему архитектура МСА не получила широкого применения?

7. Какие преимущества имеет архитектура EISA?


1.4 Системная плата PC-i386DX
Для углубленной диагностики неисправностей микро-ЭВМ, к которым относятся все ПЭВМ, следует хорошо представлять себе не только структуру, но и логику построения и работы всех узлов и блоков, входящих в вычислительную систему на базе ПЭВМ.

Системная плата типичного компьютера содержит основные, несменные компоненты, не участвующие в аппаратном реконфигурировании РС:

- центральный микропроцессор (CPU),

- математический сопроцессор (FPU),

- оперативную память (DRAM) и ее буфер – кэш-память,

- контроллер DRAM,

- ROM BIOS,

- контроллер прямого доступа в память (DMA),

- СБИС системной поддержки CPU (Chip Set),

- системную шину (SB), представленную слотами расширения,

- контроллеры системной шины, буферы, шинные формирователи,

- систему локальной шины для связи CPU с FPU, DRAM, ROM,

- полупостоянную память небольшого объема (CMOS-память) для хранения текущей аппаратной конфигурации РС.

Вышеназванные контроллеры, буферы и формирователи на системной плате современных компьютеров выполняются в виде наборов из нескольких СБИС. Каждый такой набор носит название чип-сета (Chip Set). Чип-сеты разных производителей могут содержать разное количество СБИС и различное содержание каждой из СБИС, но общий состав всех контроллеров, буферов и формирователей остается практически неизменным, хотя и достаточно жестко привязанным к конкретному типу микропроцессора.

Рассматриваемая здесь для примера структурная схема РС386 реализована набором чипов VLSI (Very Large Scall Integration), составляющим чип-сет группы 8230 и включает в себя наборы модулей:

82С206 – интегрированный периферийный контроллер,

82С301 – системный контроллер,

82С302 – контроллер оперативной памяти,

82А303, 82А304 – буферы старшей и младшей частей адресов,

82В305 – контроллеры шины данных,

82А306 – буфер управляющих сигналов.

Встречается много разных наборов (чип-сетов), например группы, 81310, 8281 и т. д., имеющих другой состав, но в целом выполняющих те же самые процедуры обменов.


1.4.1 Структурная схема системной платы РС i386DX

Системная плата i386DX, структурная схема котоой приведена на рисунке 1.3, имеет следующие особенности:

1) применяется модернизированный ISA-интерфейс, включающий в себя дополнительный разъем для организации доступа в подсистему DRAM по 32-битовой шине данных;

2) управление обменом выполняется CPU i386 в режиме pipelined mode – конвейеризации адресов в 32-битовом формате;

3) аппаратно-программные средства обеспечивают доступ к DRAM в режиме Interleaving Organization – чередование банков памяти;

4) допускается страничный, по 2 Кбайт, режим (Page Mode) работы ОЗУ;

5) для повышения гибкости работы системы, в ряде контроллеров дополнительно программируются регистры конфигурации портов ввода-вывода;

6) ПЗУ базовой системы ввода-вывода ROM BIOS, объемом 64 Кбайт, включает в себя программу Extended CMOS SetUp или New SetUp, из которой и загружаются вышеуказанные порты регистров конфигурации, в результате чего, по желанию пользователя, могут быть изменены параметры теневой ОЗУ (Shadow RAM), отменена проверка паритета DRAM (Рarity Check DRAM), обеспечивается независимое программирование рабочей скорости CPU, DMA, системной шины, задержки в управлении памятью и устройствами ввода-вывода;

7) в составе клона IBM PC\AT, для периферийного оборудования может быть установлен менеджер режимов питания, позволяющий переводить модули обрамления в экономичный режим энергопотребления, если ВС находится в режиме простоя (Ti-Idle). Сам менеджер имеет автономную систему питания и организован на чипе i82347

┌─ ─ ─ ─ ─┐ Local Bus System Memory Bus IO Channel Bus
80387
D A MD MA SD SA
│ 80287 │ 32 │32│ ┌────────┐ 32 │32│ 16 │24│
WTL3167 \│ \│ ctrlABF │ \│ \│ \│ \│
│ ┌─────┴──┐ │ │ ─────>│ │──────│─>│ │ │
FPUCPU │────│─>│<──────>│ 82A303 │<─────│──│─────────────────│─>│
└─ ─┤ │ │ │ │ 82
A304 │<───┐ │ │ │ │
│ │<──>│ │ └────────┘ │ │ │ │ │
│ 80386 │ │ │ ┌────────┐ │ │ │ │ │
└────┬───┘ │ │
ctrlDBF │ │ │ │ │ │
│ │ │ ─────>│ │<────>│ │
RD[15/00] │ │
│ │<─│───────>│ 82
A305 │<─────│──│─┬─>┌───────┐ │ │
┌────┴───┐ │ │ │ │ │ │ │ │ │
I/O BUS│ │ │
│ │ │ │ └────────┘ │ │ │ │ │ │<──>│ │
SC │ │ │ ┌────────┐ │ │ │ │ │74S245 │ │ │
│ │ │ │
ctrlMC │ │ │ │ │ └───────┘ │ │
│ 82
C301 │ │ │ <─────┤ │<──┐│ │ │ │ │ │
└───┬┬───┘ │ ├───────>│ 82
A302 │<─────│─>│ │ ┌───────┐ │ │
││ │ │ │ │ ││ └──┤
ROM │<───│──┤
││ │ │ └───┬────┘ ││ │
BIOS │ │ │
\/ ┌───┴────┐ ││ └───────┘ │ │
CONTROLBFS │ ││ ┌───────┐ │ │
XD[07/00] └───┬────┘ ││ ┌─┤ AT │<───│─>│
XA[01/00] │ ││ │ │Add On │<──>│ │
│ ││ │ │Boards│ │ │
Peripheral ┌───┴────┐ ││ │ └─────┬─┘ │ │
BusDRAM │ ││ └───────┘ │ │
XD XA └────────┘ ││ │ │
│<──│───────────────────────────┘│ │ │
│ │<───────────────────────────┘ │ │
8 │ │ 8(24) ┌───────┐ │ │
\│ │/ │
I/O BUS│ │ │
│<──│───────────────────>│74
S245 │<────────────────────>│ │
│ │ ┌────────┐ └───────┘
│<──│───────>│
IPC
│<──│───────>│ 82
C206 │
│ │ └────────┘ ┌────────┐
│<──│─────────────────────────────────>│
KBDC
│ │<────────────────────────────────>│ 8042 │└────────┘

Рисунок 1.3. Структурная схема системной платы РС386.

На приведенной схеме использованы следующие обозначения:

CPU – центральный процессор,

FPU – математический сопроцессор,

SC System Control - системный контроллер,

ABF Addres Buffers – буферы адреса (303 – старшей, 304 – младшей) частей адреса,

DBF Data Buffer – буфер данных,

МС Memory Controller – контроллер ОЗУ,

BFS Buffers – буферы памяти (КЭШ),

DRAM – ОЗУ,

I/O Bus – приемопередатчики шин,

ROM BIOS – системное ПЗУ,

АТ – адаптеры и контроллеры расширения системной шины,

IPC – Integrated Peripheral Controller – интегральный контроллер периферии,

KBDC – Keyboard Controller – контроллер клавиатуры.

1.4.2 Архитектура шин чип-сета группы 8230

Системная плата IBM PC386 с набором чип-сета 8230, изображенная на рисунке 1.3, имеет следующую систему шин:

1. 32-битовая локальная шина адреса Lokal Bus А[31/02] связывает:

- CPU 80386,

- FPU 80387 или WEITEK WTL3167, если имеется его розетка,

- буферы адреса 82A303 и 82A304,

- контроллер DRAM 82A302;

2. 24-битовая системная шина адреса IO Channel Bus SA[23/00] формируется буферами адреса 82A303, 82A304 и используется в подсистеме ввода-вывода для карт расширения УВВ;

3. 24-битовая шина расширения адреса Peripherial Bus XA[23/00] формируется буферами адреса 82A303, 82A304 и используется контроллером IPS 82C206 также для доступа к ROM BIOS, а часть адреса XA[01/00] – и для доступа к портам модулей системной поддержки;

4. 10-битовая шина адреса DRAM MA[09/00] – мультиплексируемая шина для передачи адреса из контроллера MC 82A302 в DRAM для доступа к ячейкам DRAM;

5. 32-битовая локальная шина данных Local Bus D[31/00] – двунаправленная шина с Z-состоянием, подключена к нагрузочным сопротивлениям 32х10 КОм и коммутирована к сопроцессору и буферам данных DBF 82A305.

Локальные шины A[31/02], D[31/00] и XA[01/00] могут быть организованы в подсистему расширения локальной шины VESA, для использования в системе скоростных 32-битовых УВВ, минуя арбитраж.

6. 16-битовая системная шина данных IO Channel Bus SD[15/00] формируется на буферах данных DBF 82A305 и двунаправленных шинных формирователях IO BUS типа 74S245.

7. Для доступа к ROM BIOS используется локальная шина RD[15/00], преобразование которой в шину IO Cannel Bus SD[15/00] производит второй шинный формирователь IO BUS 74S245. Системные шины доступны, если управляющая ПЛИС PAL16L8 (системный контроллер SC 82C301) декодировала одну из комбинаций управляющих сигналов, предназначенных для доступа к картам УВВ.

8. 32-битовая шина данных DRAM System Memory Bus MD[31/00] связывает DRAM и буфер данных DBF 82A305. Полная ширина линий MD[31/00] выведена и на специальный разъем расширения DRAM.

9. 8-битовая шина расширения данных Peripherial Bus XD[07/00] предназначена для доступа к информации периферийных портов обрамления УВВ, расположенных в контроллерах SC 82A301, MC 82A302, IPC 82C206. Для организации доступа к 8-битовым устройствам через 16-битовую магистраль IO Cannel Bus SD[15/00], используются два цикла обмена, в течение которых на Peripherial Bus XD[07/00], через буфер I/O BUS 74S245, посылается от/к УВВ по одному байту.

В слотах УВВ имеются разъемы для набора сигналов группы интерфейсов XT/AT-BUS.

Контрольные вопросы.

1. Что связывает локальная шина микропроцессора?

2. Какую разрядность имеют локальная и системная шины данных?

3. Какую разрядность имеет локальная адресная шина микропроцессора?

4. К какому объему адресного пространства может иметь прямой доступ CPU i386?

5. Сколько байт может быть передано одновременно по системной шине ISA?

6. Сколько байт информации может быть передано одновременно в/из DRAM?

7. В чем особенность адресной шины DRAM?

8. Сколько портов ввода-вывода можно адресовать через системную шину адреса?
1.4.3 Микропроцессор
1.4.3.1) Архитектура и типы микропроцессоров

Архитектура, т. е. логическая организация микропроцессора, однозначно определяет свойства, особенности и возможности построения вычислительной системы на базе данного микропроцессора.

Современные микропроцессоры, при всем разнообразии их типов, моделей и производителей, имеют одну из трех типов архитектуры: CISC, RISC и MISC (это относится к микропроцессорам универсального, а не специального применения).

Архитектура CISC (Complex Instruction Set Computer) – командо-комплексная система управления компьютером. Отличается повышенной гибкостью и расширенными возможностями РС, выполненного на микропроцессоре, и характеризуется:

1) большим числом различных по длине и формату команд;

2) использованием различных систем адресации;

3) сложной кодировкой команд.



Архитектура RISC (Reduced Instrucktion Set Computer) – командо-однородная система управления компьютером, имеет свои особенности:

1) использует систему команд упрощенного типа: все команды имеют одинаковый формат с простой кодировкой, обращение к памяти осуществляется командами загрузки (данных из ОЗУ в регистр микропроцессора) и записи (данных из регистра микропроцессора в память), остальные используемые команды – формата регистр-регистр;

2) при высоком быстродействии допускается более низкая тактовая частота и меньшая степень интеграции СБИС VLSI;

3) команда меньше нагружает ОЗУ;

4) отладка программ на RISC более сложна, чем на CISC;

5) с архитектурой CISC программно несовместима.



Архитектура MISC (Multipurpose Instruction Set Computer) – многоцелевая командная система управления компьютером, сочетает в себе преимущества CISC и RISC. Элементная база состоит из отдельных частей (могут быть объединены в одном корпусе): основная часть (HOST – ведущая), архитектуры RISC CPU, а расширяемая часть – с подключением ПЗУ (ROM) микропрограммного управления. При этом вычислительная система приобретает свойства CISC: – основные команды работают на HOST, а команды расширения образуют адрес микропрограммы для своего выполнения. HOST выполняет команды за один такт, а расширение эквивалентно CPU со сложным набором команд (CISC). Наличие ПЗУ устраняет недостаток RISC, связанный с тем, что при компиляции с языка высокого уровня код операции (микропрограмма) уже дешифрирована и открыта для программиста.

Типы микропроцессоров.

Как известно, микропроцессоры бывают трех типов:

- однокристальные микропроцессоры,

- однокристальные микро-ЭВМ (All-In-Once – все в одном),

- секционные микропроцессоры (bit-slise - частичное расслоение).

1) Однокристальные микропроцессоры характерны тем, что:

- система команд фиксирована;

- содержат основные элементы кристалла: АЛУ, дешифратор команд, узел микропрограммного управления, узел управления обменом;

- не позволяют наращивать разрядность обрабатываемых слов каскадированием;

- шины данных, адреса, управления – мультиплексируемы.

2) Однокристальные микро-ЭВМ (ОМЭВМ) отличаются тем, что:

- кроме микропроцессора, кристалл включает в себя обрамление: ГТИ, контроллер прерываний, порты, таймер, ОЗУ, буфер команд;

- их применение очень просто (например, контроллер KBD в РС):

- вследствие низкой тактовой частоты, производительность ОМЭВМ невелика, но они и не предназначаются для высокоскоростных операций.

3) Секционные микропроцессоры характерны тем, что:

- допускают наращивание разрядности объединением одноименных линий нескольких чипов одинакового назначения;

- дезинтегрированы на отдельные компоненты АЛУ и ИМС обрамления;

- позволяют наращивать разрядность шин данных, адреса, АЛУ и объем подключаемой оперативной памяти:

- могут работать в разных системах команд, в соответствии с прошивкой микропрограмм.

Персональные компьютеры, в подавляющем большинстве выполняются на однокристальных микропроцессорах. Одни их первых, разработанные фирмой IBM, выполнялись на микропроцессорах i8088, позже – на 8086. Первый АТ-компьютер был выполнен с использованием микропроцессора i80286, после разработки фирмой Intel микропроцессоров i80386 и i80486, выпускались компьютеры типа РС-386 двух модификаций, позже PC-486 в трех модификациях. Дальнейшее развитие персональных компьютеров стало возможным после разработки и выпуска нового семейства микропроцессоров типа Pentium. Сравнительные характеристики микропроцессоров семейства 80х86 и Pentium приведены в таблице 1.1.



Таблица 1.1. Сравнительные характеристики однокристальных CPU семейства 80х86.

Тип микропроцессора

Количество выводов

Fтакт МГц

Разрядность адр/дн

Быстродействие mips

Скорость обмена МВ/сек

Транзисторов
в одном кристалле


103




8086

40

10

20/16

0,33

1,4

29




8088

40

10

20/8

0,33

0,7

29

80286

68

25

24/16

1,2

8,0

134

80386DX

132

40

32/32

6,0

66,0

275

80386SX

100

33

24/16

4,5

30,0

275

80486DX

168

50

32/32

20,0

106

1200

80486SX

168

33

32/32

16,5

-

1185

80486DX2

168

50/66

32/32

54

-

1300

Pentium

273 и более

>100

32/64

>112

>528

3100 и более


Контрольные вопросы.

1. В чем состоят особенности архитектуры CISC микропроцессора?

2. В чем достоинства и недостатки архитектуры RISC?

3. Какая архитектура микропроцессора свободна от недостатков CISC и RISC?

4. Как работает система с архитектурой MISC?

5. В чем особенности однокристальных микропроцессоров?

6. Что такое однокристальная микро-ЭВМ?

6. В чем достоинства секционных микропроцессоров?

8. Какую разрядность адреса/данных имеют микропроцессоры i386, i486?

9 В чем основное отличие микропроцессоров типа "Pentium"?


1.4.3.2). Структурная схема и функциональный набор сигналов управления CPU i386.

Структурная схема микропроцессора i386 приведена на рисунке 1.4.

сигналы сигналы
адресов и данных: управления шиной:




Поделитесь с Вашими друзьями:
1   2   3   4   5   6   7   8   9   ...   17


База данных защищена авторским правом ©vossta.ru 2019
обратиться к администрации

    Главная страница