Учебное пособие для преподавателей и студентов средних профессиональных учебных заведений по специальности 230101 «Вычислительные машины, комплексы системы и сети»


) Структурная схема математического сопроцессора



страница4/17
Дата22.06.2019
Размер3.46 Mb.
ТипУчебное пособие
1   2   3   4   5   6   7   8   9   ...   17

1.4.4.1) Структурная схема математического сопроцессора

Обобщенная структурная схема FPU приведена на рисунке 1.5.

┌─ ─ ─ ─ ─ ─ ─ ─ ┬ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┐
32
Exp Bus 64 Fraction Bus
│ ┌────────────┐ │ ┌──────────┐ ││ ││ ┌────────┐ │
CWR │ │ EM │<───>││ ││<──>│ PS
│ ├────────────┤ │ └──────────┘ ││ ││ └────────┘ │
SWR │ ││ ││ ┌────────┐
│ └─────┬──────┘ │ ┌──────────┐ ││ ││<──>│
AM │ │
│ │
MCU │ ││<─>││ └────────┘
D[31┌─────┴──────┐────>│ │ ││ ││ ┌────────┐ │
/00]│ │ │ └──────────┘ ││
In-││<──>│ TR
───>│
DB │ ┌──────────┐ t32 ││ter││ └────────┘ │
│ │ │────>│
OQ │<───>││fa-││
└─────┬──────┘ │ │ ││
ce ││ │
│ │ │ └──────────┘ ││ ││
sta- │<────────>┌────────────────┐ ││ ││ │
tus ┌─────┴──────┐ │ │ TW (2 bit)81,80│ ││ ││
───>│
ABT │ └────────────────┘ ││ ││ │
add-├────────────┤ │ 79 St0-St7 \/ \/ 00
ressEP │ ┌──────────────────────────────────────┐ │
───>│ 2
x32 │ │ │ RS 7 │
│ └────────────┘ ├──────────────────────────────────────┤ │
│ │ 6 │
│ ├──────────────────────────────────────┤ │
│ │
Register Stack 80 bits 5 │
│ ├──────────────────────────────────────┤ │
│ ..............................
│ ├──────────────────────────────────────┤ │
│ │ 0│
│ └──────────────────────────────────────┘ │
CU │ NEU
└─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─

Рисунок 1.5. Структурная схема FPU.

Обозначения на схеме:

CU – (Control Unit) устройство управления,

NEU – (Numeral Execution Unit) устройство цифровых процедур,

СWR – (Control Word Register) регистр управляющего слова,

SWR – (Status Word Register) регистр слова состояния FPU,

DB – (Data Buffer) буфер данных,

АВТ – (Addresing & Bus Tracking) адресация и слежение за состоянием системной шины.

EP – (Execution Pointer) указатель процедуры шины,

ЕМ – (Exponent Module) модуль управления порядками чисел с FP,

MCU – (Microcode Control Unit) устройство микроуправления,

OQ – (Operands Queue) очередь операндов,

TW – (Tag Word) словарь тегов и dirty bit в RS,

RS – (Register Stack) стековые регистры,

PS – (Programmable Shutter) программируемый сдвигатель,

AM – (Arithmetic Module) модуль арифметических процедур,

TR – (Temporary Registers) регистры временного хранения промежуточных данных.
1.4.4.2) Работа и связь FPU с CPU.

В системе локальной шины, обменом всегда управляет CPU: – формирует адреса выборки команд и операндов, при обмене данными между FPU и DRAM – считывает информацию из ОЗУ и регистров FPU. FPU i387 подключен к CPU параллельно в 32-разрядном формате шины, а i287 - в 16-разрядном.

Взаимодействие FPU с системой осуществляется посредством команд. Все команды, транслируемые в CPU, параллельно поступают и в FPU, но команды FPU имеют особый код ESC (11011).

При встрече в программе команды ESC, выполняются следующие процедуры:

1) CPU записывает в свои регистры: код операции FPU, адреса команды, операнда и направление передачи;

2) в режиме РМ, CPU обеспечивает защиту информации и анализирует линию /BUSY от FPU;

3) если /BUSY=L, CPU переходит в ожидание, так как результат выполнения команды ESC может быть востребован очередной командой;

4) CPU подготавливает линии локальной шины для обмена с FPU;

5) FPU начинает выполнение очередной команды;

6) если FPU требуются данные, он выставляет на линию PE сигнал REQ=H, и тогда, –

7) CPU, имея все сведения для обмена на своих регистрах, активизирует линии /ADS, W/R#, Addres, М/IO#.

Обмен данными с FPU занимает не менее двух циклов CPU (по два внутрипроцессорных такта Ts и Tc, по два такта синхронизации CLK каждый, т. е. всего 8 тактов CLK2).

В первом цикле, CPU либо считывает данные из ОЗУ, запоминая их в своих регистрах, либо данные из арифметических регистров FPU (также запоминая их), теперь – для записи в ОЗУ.

Во втором цикле обмена, CPU, через сигналы своего внешнего интерфейса, записывает данные из своего внутреннего регистра в ОЗУ, либо через порты FPU – в арифметические регистры FPU.



Подключение математического сопроцессора.

Для подключения FPU, системная плата имеет или 40-контактный FPU-chip-socket для i287, или мозаичную 68-контактную розетку для i387, или 114-контактную розетку комбинированного применения для FPU WEITEK.

Если контакты на панели розетки расположены в два ряда – это розетка для FPU фирм INTEL, Cyrix, IIT, ULSI, AMD. Если в три ряда – это для FPU фирмы WEITEK. Могут быть две розетки, или панель типа EMC (Expanded Math Coprocessor), универсальные – и для INTEL, и для WEITEK.

При установке FPU в розетку следует принимать меры предосторожности (CMOS очень чувствительна к статике):

- перед установкой следует временно закоротить специальной гребенкой все выводы чипа FPU;

- заземлить гребенку;

- заземлить корпус РС (вилка питания РС должна быть выключена из сети питания);

- работать следует всегда с антистатическим браслетом на руке;

- только после установки FPU в схему можно снять гребенку.



Контрольные вопросы

1. Каково назначение математического сопроцессора?

2. Какой формат имеют операнды при работе РС с плавающей точкой?

3. Как осуществляется процедура обмена данными FPU c DRAM?

4. Как конструктивно могут быть исполнен математический сопроцессор?

5. Какую внутреннюю разрядность данных имеет FPU?

6. Каков порядок подключения FPU к системной плате?
1.4.5 Подсистемы системной платы

На системной плате PC386DX развернуты следующие подсистемы:

1) подсистема DRAM, включающая в себя:

- контроллер 82С302,

- четыре банка накопителей с чипами 41256, или 411000, или 44256, объемом 2, 4, 8, 10 Мбайт соответственно, с возможностью расширения до 16 Мбайт, при использовании модулей SIP, SIMM, или карты расширения ОЗУ в слоте. Время доступа в подсистему DRAM составляет 70-80 нсек;

2) подсистема ввода-вывода, состоящая из карт контроллеров, или адаптеров соответствующих УВВ;

3) подсистема ROM BIOS, организованная двумя чипами 27256, младшего и старшего байтов, по
32 Кбайт, имеющая возможность расширения до 128 Кбайт;

4) через контроллер типа 8042 поддерживается двунаправленный интерфейс связи с KBD;

5) в зависимости от модификации, на SB устанавливаются различные элементы конфигурирования (переключатели, или перемычки), например для:

- разрешения режима конвейеризации адресов,

- выбора типа сопроцессора FPU,

- разрешения изменений содержания CMOS RAM,

- выбора рабочей частоты SB,

- разблокировки аппаратного сброса,

- выбора типа дисплея (MDA, EGA, VGA, SVGA) и т. д.

Вычислительная система поддерживается:

- 16-ю линиями запросов прерываний IRQ,

- 7-ю линиями запросов DRQ на ПДП,

- тремя каналами таймера,

- схемами аппаратного сброса и окончания работы CPU (RESET и Shut Down),

- стандартная частота шины ISA по вводу-выводу составляет 8 МГц;
1.4.5.1) Подсистема оперативной памяти

DRAM управляется контроллером 82С302. Контроллер поддерживает режим конвейеризации адресов, используя внутренние защелки, сохраняющие адрес и состояние для текущей выборки.

Специальные сигналы /IO2XCL и XAO разрешают доступ к регистрам конфигурации контроллера для хранения конфигурации DRAM. Это регистры:

1) областей теневой памяти (Shadow RAM);

2) используемой памяти на SB и картах расширения;

3) количества банков памяти, доступных из системы;

4) области расширенной (Extended) памяти – выше 640 Кбайт;

5) области дополнительной (Expanded) памяти – выше 1Мбайта.

6) числа тактов ожидания при доступе к базовой (Conventional) и расширенной памяти и к ROM BIOS;

7) доступности дополнительной памяти;

8) манипуляции с паритетным контролем (назначить/отменить);

9) разрешения страничного режима организации памяти в РРМ с чередованием банков.



Принцип страничной организации памяти с чередованием банков.

Обычная схема чтения информации из ОЗУ следующая:

1) на МА[9/0] через мультиплексор адреса выставляются два кода: один – для доступа к строке матрицы памяти, (со стробом /RAS n), а за ним, – для доступа к столбцу, (со стробом /CAS m). Между стробами фиксируется временная задержка в соответствии с требованиями конкретных ИМС памяти;

2) элементарная ячейка DRAM при чтении стирается и, для ее восстановления, считанная информация вновь записывается в эту же ячейку через усилители регенерации, расположенные внутри чипа памяти, для чего требуется время, в течение которого доступ к ОЗУ невозможен.

В оптимальном варианте, память организована с четным числом банков, разбитым каждый на страницы, например, по 4 Кбайт. Тогда, при последовательном доступе к четырем банкам, стробы /RAS0 – /RAS3 формируются только в начале выборки очередной страницы, оставаясь затем в активном L-уровне, поэтому стробы /CAS0 – /CAS3 не имеют задержек при каждом очередном запросе банка. Кроме того, каждая последующая выборка относится к следующему банку, а информация в предыдущем банке за это время успевает восстановиться. В контроллере 82С302 организовано программное управление временем задержки между /RAS и /CAS, в зависимости от организации памяти. При невозможности своевременного доступа к информационной ячейке (еще не завершен цикл регенерации информации), контроллер 82С302, установкой сигнала /IOCHRDY = L к контроллеру 82С301, вводит цикл ожидания.

Регенерация DRAM восполняет каждые 3 мсек потерю энергии в накопительных емкостях памяти, происходящую из-за естественных утечек. Для этого каждые 15 мксек (шаг регенерации) на локальные адресные линии от счетчика регенерации, расположенного в буфере старшей части адреса ABF (82А303), устанавливается очередной код строки. Затем принудительно задается команда чтения памяти, разрешая доступ к строкам /RAS[3/0] =L и запрещая - к столбцам (CAS[3/0] =H). Это препятствует поступлению информации DRAM в шину данных. При этом все модули DRAM читаются по адресу данной строки одновременно, восстанавливаясь через усилители регенерации. Так, через каждые 15 мксек в течение
3-х мсек восстанавливается вся RAM.

Процесс регенерации – самый приоритетный, подчиняющийся сигналу управления REFRESH = L.

Цикл "обмена", отводимый под регенерацию, переводит систему в холостое состояние, что является существенным недостатком DRAM, но высокая информационная емкость, низкая стоимость и малое энергопотребление, характерное для динамической памяти, дают решающее преимущество DRAM перед SRAM для использования ее в качестве оперативной.

Оперативная память под MS DOS подразделяется на базовую, расширенную и дополнительную. Стандартное распределение информации в оперативной памяти приведено в таблице 1.4.

В карте адресного пространства ОЗУ, в пределах 1Мбайта есть лишь две области, принадлежащие к DRAM в DOS: 640 Кбайт базовой и 64 Кбайт – зона EMS, страницы которых доступны узлам контроллера и программе. Область адресов VIDEO-памяти находится в той же памяти, но конфликтов при обращении к видеопамяти не возникает, т. к. доступ к ней осуществляется по стандартной схеме управления и адресации, а конфликт устраняется аппаратно, узлом адресных линий A[25/17] контроллера с переносом видео-RAM в область расширенной памяти.

При рассмотрении таблицы распределения памяти следует обратить внимание на то, что область высшей памяти, объемом в 64 Кбайт с адресами от 100000h до 10FFFFh расположена в области расширенной памяти, но доступна и под DOS.



Таблица 1.4. Карта стандартного распределения памяти под MS DOS

────────────┬─────────────────────┬───────────┬─────────────────


ширина │ назначение │ область │ размещение
адресного │ области │ адресов │ и наименование
пространства│ адресов │ │ области
────────────┼─────────────────────┼───────────┼─────────────────
Стандартная или базовая память
1К │ Interrupt Area │ 000000 │
│ векторы прерываний │ 0003FFh │
│ │ │
256 байт │ BIOS Data Area │ 000400 │
│ область данных BIOS │ 0004FFh │
│ │ │
512 байт │ System Data Area │ 000500 │ расположена
│ область данных DOS │ 0006FFh │ в DRAM
│ │ │
около 70 К │ Ядро системы DOS: │ 000700 │ Conventional
│ V 3.2 - 70 K │ │ Memory,
│ V 3.3 - 67 K │ │ стандартная
│ V 5.0 - 118 K (60 K │ │ или базовая
│ в Conv.Mem.,осталь- │ │ память дос-
│ ное - в HMA) │ 01163Fh │ тупная MSDOS
│ │ │
около 570К │ Область стековой │ │
│ памяти, транзитный │ │
│ модуль СОМ.COM и │ │
│ пользовательская │ 011460 │
│ область │ 09FFFFh │
│ │
итого 640Кбайт │ │
─────────────┼─────────────────────┴───────────┴─────────────────
Верхняя память (
Uрper Memory Area):
128 К │ Video RAM 0A0000 экранная
│ (Shadow RAM) │ 0BFFFFh │ память, рас-
│ │ │ положена в
│ │ │ видео подсистеме
│ │ │
64 К │ Пространство "лову- │ 0С0000 │
│ шек" BIOS для │ │ расположена
│ УВВ (Shadow RAM) │ 0СFFFFh │ в ПЗУ УВВ
│ │ │
64 К │ Организация специ- │ 0D0000 │
│ фикаций LIM EMS │ │
│ 3.2/4.0 │ │
│ - 4 cегмента │ │
│ (frame) по 16 К │ │ расположена
│ (Shadow RAM) │ 0DFFFFh │ в подсистеме DRAM
│ │ │
128 K │ Область, выделенная │ 0Е0000 │ расположена
│ под BIOS (Shadow │ │ в ПЗУ подсистеме
│ RAM)-копия ROM BIOS │ │ ROM BIOS
│ для RМ │ 0FFFFF │ (две послед-
│ │ ние секции
итого 384Кбайт │ │
ROM)
────────────┼─────────────────────┼───────────┼─────────────────
всего 1 Мбайт │ │
────────────┼─────────────────────┴───────────┴─────────────────
Дополнительная (Exрanded) память:
64 К │ High Memory Area 100000 часть расши-
│ (HMA) - высшая па- │ 10FFFFh │ ренной (Exten-
│ мять, в DOS 5.0 - │ │ ded) памяти,
│ хранит часть ядра │ │ доступна для
│ системы │ │ DOS 5.0 и выше
│ │ │
15168 K │ Expanded Memory │ 110000 │ RAM - память,
│ (дополнительная │ │ доступная для
│ память), с помо- │ │ системных
│ щью программ- │ │ программ в РМ.
│ администраторов │ │
│ (менеджеров) │ │
│ используется в RM │ │
│ как Extended │ FDFFFFh │
│ Memory │ │
│ │ │
│ │
итого 15232 Кбайт │ │
│ │ │
│ │ │
│ │ │
│ │ │ Область копи-
128 К │ BIOS │ FE0000 │ рования BIOS
│ │ FFFFFFh │ в PM (две пос-
│ │ │ ледние секции
│ │ │ ROM BIOS)
_________________________________________________________________

всего 16 Мбайт
_________________________________________________________________

Часто возникает путаница между расширенной памятью (от 640 Кбайт до 1 Мбайт) и отображаемой памятью. К расширенной памяти, от 640 Кбайт и до 16 Мбайт, можно обращаться по 24-м адресным линиям при инсталлированном драйвере (менеджере) расширенной памяти спецификации XMS (например, HIMEM). К отображаемой (дополнительной) памяти (от 1 до 32 Мбайт) можно обращаться в RM только отображая ее через окна (frame) по 64 Кбайт (из 4-х сегментов по 16 Кбайт) в расширенной памяти. Эти окна создаются менеджером XMS и располагаются выше видео-памяти в пределах 1 Мбайт. К ним можно обращаться по 20 адресным линиям, только при инсталлированном драйвере (менеджере) верхней памяти спецификации EMS. Таким образом, область памяти от 1 Мбайт до 16 Мбайт может быть доступна и как расширенная (под управлением администратора XMS) и как дополнительная (под управлением администратора EMS). Так что отображаемая память – это память, доступная под управлением EMS, вне зависимости от ее расположения, т. е. память выше 16 Мбайт – только отображаемая, а от 1 до 16 Мбайт может быть одновременно и расширенной (под управлением XMS), и отображаемой, (если доступ к ней организован администратором EMS).

Управление окном выполняют обе программы-менеджеры: XMS (до 1 Мбайт) и EMS (до 32 Мбайт). Когда frame заполнен, EMS переносит его в дополнительную память, а из дополнительной – такой же, но свежий frame, переносит в те же физические адреса XMS. Такой механизм управления памятью позволяет работать с памятью до 640 Кбайт прямо под DOS, от 640 Кбайт до 16 Мбайт – с инсталлированным менеджером XMS и от 1 Мбайт до 32 Мбайт – с инсталлированными сразу двумя менеджерами XMS и EMS. Но администратор EMS должен инсталлироваться после инсталляции XMS, т.е. нужно следить, чтобы в файле config.sys первым был инсталлирован соответствующий драйвер XMS (например, HIMEM), а уж затем – драйвер EMS (например, EMM386).

В программных продуктах для CPU i386 обычно отображаемая память не используется, за исключением программ, написанных для CPU i286, т.к. i80386 имеет уже 32 адресные линии и может, в последних версиях DOS, непосредственно обращаться к памяти до 4 Гбайт.

В карте памяти для i386 первый мегабайт памяти – это копия карты памяти IBM PC для RM, обеспечивающая совместимость с i8086, а остальная часть, до 16 Мбайт, используется как расширенная, при инсталлированном менеджере XMS, или до 32 Мбайт как дополнительная, при инсталлированных менеджерах XMS и EMS.

Конструктивное исполнение DRAM.

Если DRAM выполнена на ИМС в DIP-корпусах, они могут иметь следующие обозначения:

164 - 64К х 1 бит,

264 - 64К х 2 бита,

464 - 64К х 4 бита,

1128 - 128К х 1 бит

4128 - 128К х 4 бита,

1256 - 256К х 1 бит

и т. п.

Оперативная память конструктивно расположена на SB PC. В системах 286 SB имеются четырехрядные розетки (Chip-Socket) для установки ИМС DRAM (Chip-Socket-Comby) в DIP-корпусах


с 16-ю и 18-ю выводами (рисунок 1.6.), позволяющие, при выходе из строя ИМС DRAM, заменять только один неисправный чип. Такая конструкция DRAM недостаточно надежна: – наблюдается эффект "сползания" ИМС из розетки, вследствие температурных изменений, и недостаточно надежно контактирование ИМС с розеткой, так как их выводы только залужены припоем ПОС и со временем окисляются.

Позже стали использоваться модули памяти на SIP (Single-In-Line-Package) с однорядным расположением контактов разъема штыревого типа (рисунок 1.7).

Печатная плата модуля содержит одну, чаще – несколько ИМС, распаянных на плату, сам же модуль имеет разъем с аксиальными штырьками и устанавливается в гнездовую розетку. Контакт достаточно надежен, "сползания" нет, но разъем не технологичен и модуль в разъеме специально не фиксируется. Сейчас такие модули больше не выпускаются.

┌──────────────────┐ ┌───────────────┐


│ ооооооооо │ │ ооооооооо │
│ оооооооо │ │ ├┴┴┴┴┴┴┴┼ │
│ ├┴┴┴┴┴┴┤ │ │ │511000-10 │
│ │4164/41256-10 │ │ ├┬┬┬┬┬┬┬┤ │
│ о├┬┬┬┬┬┬┤ │ │ ооооооооо │
└┐ оооооооо │ └┐ оооооооо │
└─────────────────┘ └──────────────┘
установка 256 Кбайт ИМС установка 1Мбайт ИМС

Рисунок 1.6. Сhip-Socket-Comby для установки 16- и 18- выводных ИМС DRAM.


┌──────────────────────────────────┐
│ ├┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┤ │
│ ├┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┤ │
│ │
└─┬──────────────────────────────┬─┘
└─┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬┬─┘

Рис. 1.7. Модуль SIP.

Для устранения указанных недостатков, модули памяти SIP были заменены на модули другой конструкции – SIMM (Single-In-Package-Memory-Module). Эти модули тоже содержит несколько ИМС, но имеют краевой разъем, выполненный печатным способом вместе с рисунком печатной платы и имеющий гальваническое покрытие контактов разъема (золото, или серебро-палладий), обеспечивающее вполне надежный контакт ( рисунок 1.8.).

┌───────────────────────────────────────┐


│ ├┴┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┴┤ ├┴┴┴┴┴┴┴┴┤ │
│о ├┬┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┬┤ ├┬┬┬┬┬┬┬┬┤о│
\ │
│ ┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐ │
└─┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴┴─┘

Рис. 1.8. Модуль SIMM.

Такие модули устанавливаются в розетки ножевого типа с фиксацией рабочего положения специальными защелками.

Модуль компактен, надежен в контактах, но при выходе из строя всего одной ИМС приходится заменять весь модуль, так как отпаять и припаять новую ИМС сложно и требуется точно такая же ИМС того же изготовителя и даже времени ее выпуска.

Модуль устанавливается в разъем сначала под углом, а затем поворачивается до вертикального положения до защелкивания замков. Нужно только следить за тем, чтобы шипы гнездового разъема вошли в отверстия модуля (на рисунке 1.8 они обозначены как “о”).

Для снятия модуля сначала отжимаются защелки замка, затем модуль отклоняется назад и выводится из разъема. Модули легко ставятся и снимаются, а если модуль не входит или не выходит из разъема без особых усилий, значит, что-то делается неправильно.

SIMM выпуска 1990-91 г. предназначены для РС286, а выпуска 1992-93 г. – для РС 386/486. По характеристикам и электрическим параметрам они несовместимы как между собой, так и с более поздними моделями. Однокристальные SIMM имеют малую емкость, многокристальные SIMM могут иметь разных производителей и/или разные даты выпуска, что также несовместимо в одной системе DRAM. Мало того, SIMM могут иметь разную организацию, так что SIMM для РС 386, 486 и Pentium практически несовместимы.

Новой разновидностью модулей памяти являются модули DIMM (Dual-In-Line-Memory-Module – двухрядное расположение контактов), имеющие не 32, а 72 контакта на краевом разъеме, что позволяет значительно увеличить емкость каждого модуля.

В последнее время типы памяти приобрели ярко выраженную аббревиатуру, позволяющую их идентификацию:

- DRAM – Dynamic RAM – динамическая память с произвольной выборкой;

- FPM DRAM – Fast Page Mode – динамическая память со страничной организацией;

- VRAM – Video RAM – видеопамять динамическая, двухпортовая. Наличие второго порта позволяет осуществить произвольный доступ к памяти в то время, когда уже идет вывод данных на видеомонитор;

- CDRAM – Cached DRAM – динамическая память фирмы Mitsubishi, содержащая дополнительно
16 Кбайт быстрой памяти на каждые 4 или 16 Мбайт;

- EDRAM – Enhanced DRAM – динамическая память фирмы Ramtron, содержащая 8 Кбайт быстрой


кэш-памяти на каждые 8 Мбайт;

- EDO DRAM – Extended Data Output DRAM – динамическая память со страничной организацией.

Благодаря дополнительным регистрам, данные на выходе сохраняются в течение большого интервала времени, от одного сигнала выборки CAS# до следующего.

Существуют и другие типы модулей памяти, со своими обозначениями.

Все вышеприведенные типы памяти между собой несовместимы, как несовместимы и с контроллерами памяти другого типа. Так что, если системная плата, в соответствии с инструкцией по ее эксплуатации, рассчитана, например, на память типа EDO, значит и контроллер памяти (расположенный в чип-сете) рассчитан только на EDO DRAM, и с любым другим типом модулей памяти работать не будет.

Емкость современных модулей SIMM достигает сотен Мбайт и более. Тем не менее, если все разъемы DRAM заняты, емкость ОЗУ все же можно увеличить, установив в специальный слот плату расширения памяти (например, карту MBI 386RW-BUS), с установленными на нее дополнительными модулями SIMM. Конечно, в этом случае следует выставить и соответствующую конфигурацию ВС.

Уместно напомнить, что установка дополнительной памяти требует дополнительных программных и аппаратных средств – контроллеров типа 82С631, 82С241, для преобразования расширенной памяти в дополнительную (при использования ее в системе MS DOS).

Спецификация ЕМS разработана фирмами Lotus Development, Intel и Microsoft и называется так же спецификацией LIM. Версия EMS 3.2 позволяет сверх базовой памяти в 640 Кбайт использовать до 8 Мбайт ОЗУ, а EMS 4.0 - до 32 Мбайт. Для операций с EMS используется прерывание DOS 67h. Программная поддержка верхней памяти под MS DOS – менеджеры HIMEM (для доступа к расширенной памяти), плюс QEMEM, 386MAX, EMM386 и др. – для доступа к дополнительной памяти.



Контрольные вопросы.

1. Для чего организуется работа DRAM с чередованием банков?

2. Как организуется регенерация DRAM?

3. Какой объем памяти отводится MS DOS под базовую?

4. Где располагается область таблицы векторов прерываний?

5. Какими средствами становится доступной область Upper Memory под MS DOS?

6. В чем достоинства и недостатки модулей SIMM?

7. Как конструктивно может быть выполнена DRAM PC?




Поделитесь с Вашими друзьями:
1   2   3   4   5   6   7   8   9   ...   17


База данных защищена авторским правом ©vossta.ru 2019
обратиться к администрации

    Главная страница